Staż w Dziale Przetwarzania Sygnałów (FPGA/VHDL)

Architecture

Staż w Dziale Przetwarzania Sygnałów (FPGA/VHDL)

Architecture
Poligonowa 30, Warszawa

PIT-RADWAR S.A.

Practice / Internship
Internship
Junior
Office

Job description

PIT-RADWAR S.A. od kilkudziesięciu lat jest jednym z czołowych dostawców urządzeń z zakresu elektroniki profesjonalnej dla Sił Zbrojnych Rzeczypospolitej Polskiej. Produkty Spółki znajdują się także na wyposażeniu armii zagranicznych. PIT-RADWAR S.A. obsługuje pełny cykl dostaw wyrobów od określenia wymagań, poprzez prace badawczo-rozwojowe, prace projektowe, produkcję aż do wsparcia logistycznego oferowanego użytkownikom.


Dołącz do nas i wspólnie z nami wytwarzaj oprogramowanie w obszarze systemów radarowych!


Podczas stażu będziesz:

  • zapoznawać się z architekturą oprogramowania przetwarzania sygnałów w radarach tworzonych na układy programowalne FPGA w języku VHDL,

  • opracowywać wybrany algorytm przetwarzania sygnałów na układ FPGA,

  • implementować w języku VHDL wybranego algorytmu przetwarzania sygnałów na układ FPGA,

  • opracowywać dokumentację, opisy oprogramowania wytworzonego w trakcie stażu.


Oczekiwania:

  • status studenta lub absolwenta kierunków studiów związanych z informatyką, elektroniką, telekomunikacją lub pokrewnych,

  • podstawowa znajomość języka VHDL, układu FPGA,

  • zdolność do rozwiązywania problemów technicznych,

  • umiejętność analizy danych i wyciągania wniosków,

  • komunikatywność i umiejętność pracy w zespole,

  • chęć do nauki i rozwijania swoich umiejętności.


Oferujemy:

  • 6 miesięczny płatny staż,

  • solidny fundament dla swojej kariery i zdobycie praktycznego doświadczenia

  • rozwój kompetencji oraz specjalistycznej wiedzy dzięki współpracy z profesjonalistami,

  • pomoc w znalezieniu właściwego kierunku rozwoju i zdobycia doświadczenia zawodowego,

  • możliwość dalszej współpracy po odbytym stażu,

  • pracę w stabilnej firmie będącej częścią Polskiej Grupy Zbrojeniowej.


Tech stack

    VHDL

    junior

    FPGA

    junior

Office location

Published: 25.02.2026

Staż w Dziale Przetwarzania Sygnałów (FPGA/VHDL)

Summary of the offer

Staż w Dziale Przetwarzania Sygnałów (FPGA/VHDL)

Poligonowa 30, Warszawa
PIT-RADWAR S.A.
By applying, I consent to the processing of my personal data for the purpose of conducting the recruitment process. Klikając w przycisk „Wyślij” zgadzasz się na przetwarzanie przez spółkę PIT-RADWAR S.A. danych osobowych zawartych w Twoim zgłoszeniu ... MoreThis site is protected by reCAPTCHA and the Google Privacy Policy and Terms of Service apply.